Made in IBM Labs:

IBM Forscher demonstrieren 3 Bits pro Zelle in Phase Change Memory

Top story

English | German

Zürich, Schweiz, 17. Mai 2016—Mit der zuverlässigen Speicherung und Erhaltung von 3 Datenbits pro Zelle haben Wissenschaftler von IBM Research in Rüschlikon einen wichtigen Meilenstein in der Entwicklung von Phasenwechselspeichern (Phase Change Memory oder kurz PCM) demonstriert. Dies verleiht der Entwicklung von noch schnelleren nichtflüchtigen Speichern auf Basis von PCM neuen Schub, insbesondere für Anwendungen bei Smartphones, dem Internet der Dinge und Industrie 4.0 sowie in hochwertigen Cloud-Speichern für Unternehmen.

PCM chipDie aktuelle Speicherlandschaft reicht von DRAM-Technologie über Magnetplattenspeicher bis hin zu den allgegenwärtigen Flash-Speichern. Doch in den letzten Jahren hat die PCM-Technologie vermehrt das Augenmerk der Industrie auf sich gezogen – als eine mögliche neue universelle Speichertechnologie. PCM als nichtflüchtiger Speicher bietet eine attraktive Kombination von Lese- und Schreibgeschwindigkeit, Haltbarkeit und Speicherdichte. 

Die IBM Forscher sehen die Verwendung von PCM sowohl als eigenständige Speicher sowie auch in Kombination mit Flash für Anwendungen, in denen PCM als extrem schnelle Cache-Speicher dienen. So könnte z.B. das Betriebssystem eines Mobiltelefons in PCM abgespeichert werden, um ein sekundenschnelles Aufstarten zu erlauben. Unternehmen könnten ihre Datenbanken in PCM speichern, um Abfragen für zeitkritische Online-Anwendungen, wie Finanztransaktionen, in Rekordzeit bearbeiten zu können.

Das Funktionsprinzip von Phase Change Memory

Die sog. Phasenwechselmaterialien weisen zwei stabile Zustände auf, eine amorphe und eine kristalline Phase mit tiefer bzw. hoher elektrischer Leitfähigkeit. Um nun eine „1“ oder eine „0“, also ein Bit, in einer PCM-Zelle zu speichern, wird ein hoher oder mittlerer elektrischer Strom an das Material angelegt. Durch entsprechende Programmierung kann die „0“ in die amorphe Phase und die „1“ in die kristalline Phase geschrieben werden oder umgekehrt. Das Auslesen des Bits erfolgt dann durch die Detektion des Widerstandes mittels Anlegen eines schwachen Stromflusses. Dieses Verfahren liegt z.B. auch den wiederbeschreibbaren Blu-Ray-Disks zu Grunde. 

Forscher von IBM und anderen Institutionen haben bereits erfolgreich dieses Funktionsprinzip für die Speicherung von einem Bit pro Zelle in PCM demonstriert. Am IEEE International Memory Workshop zeigen die IBM Forscher nun erstmals die Speicherung von 3 Bits pro Zelle in einer Anordnung aus 64 000 Zellen und einer Ausdauerbelastung von einer Million Zyklen. 

„Phase Change Memory ist die erste Realisierung eines universellen Speichers mit Eigenschaften sowohl von DRAM als auch Flash. Damit antwortet die Technologie auf eine der zentralen Herausforderungen unserer Industrie”, erklärt Dr. Haris Pozidis, einer der Autoren und Manager der Non-Volatile Memory Forschungsgruppe bei IBM Research – Zürich. „Die Fähigkeit 3 Bits pro Zelle zu speichern, ist ein wichtiger Meilenstein für PCM, denn bei dieser Speicherdichte liegen die Kosten für PCM deutlich unter denen von DRAM und viel näher an denen von Flash.” 

Um mehrere Bits pro Zelle speichern zu können, haben die IBM Forscher zwei sehr innovative Schlüsseltechnologien entwickelt: Verschiedene Verfahren zur Messung des Zellzustandes, die gegen Drift, also die schleichende Veränderung des Zellzustandes, immun sind, und neue drift-tolerante Codierungs- und Detektionsverfahren. Die neuen Verfahren zur Messung des Zellzustandes erfassen eine physikalische Eigenschaft der PCM-Zelle, die keiner Veränderung im Laufe der Zeit und somit auch keiner Veränderung durch Drift unterliegt. Drift verändert die Stabilität der elektrischen Leitfähigkeit der Zelle im Laufe der Zeit. Für zusätzliche Robustheit der in einer Zelle gespeicherten Daten gegenüber Temperaturschwankungen der Umgebung sorgt ein neuartiges Codierungs- und Detektionsverfahren. Dieses Verfahren passt die Schwellwerte, die verwendet werden, um die in der Zelle gespeicherten Informationen zu detektieren, auf adaptive Art und Weise an, so dass sie den Veränderungen aufgrund von Temperaturschwankungen folgen. Somit kann der Zellzustand zuverlässig auch nach Ablauf einer beträchtlichen Zeit seit der Programmierung des Speichers ausgelesen werden. Der Speicher ist also nichtflüchtig. 

„Dank dieser Fortschritte lassen sich die grossen Herausforderungen der Mehrbit-PCM-Speicherung, wie Drift, Variabilität, Empfindlichkeit auf Temperaturschwankungen und Belastbarkeit durch Schreibzyklen erfolgreich meistern“, erklärt Dr. Evangelos Eleftheriou, IBM Fellow und Leiter der Abteilung Cloud & Computing Infrastructure.

Die IBM Forscher verwendeten einen experimentellen Multi-Bit-PCM-Chip, der mit einer integrierten Standardleiterplatte verbunden war. Der Chip besteht aus einer Anordnung von 2 × 2 Millionen Zellen, die in vier Bereiche unterteilt sind und auf die nacheinander durch die Systemarchitektur (interleaving architecture) zugegriffen wird. Die Speichereinheit ist 2 × 1000 μm × 800 μm gross. Die PCM-Zellen basieren auf einer dotierten Chalkogenid-Legierung und wurden auf einem Prototyp-Chip in 90nm-CMOS-Baseline-Technologie integriert, der als Charakterisierungsplattform dient. 

Kombination von OpenPOWER mit PCM

IBM Wissenschaftler demonstrierten am OpenPOWER Summit in San Jose, U.S.A., im April dieses Jahres erstmals die Kombination von Phase Change Memory mit POWER8 Servern (gebaut von IBM und TYAN® Computer Corporation) mittels eines CAPI (Coherent Accelerator Processor Interface)-Protokolls. Diese Technologie profitiert von der kurzen Latenzzeit und hohe Zugriffsgranularität (engl. access granularity) von PCM sowie von der Effizienz der OpenPOWER-Architektur und des CAPI-Protokolls. In der gezeigten Demonstration massen die Wissenschaftler sehr geringe und konsistente Wartezeiten für 128-Byte Lese- und Schreibvorgängen zwischen den PCM-Chips und dem Power8-Prozessor. 

Der Fachbeitrag „Demonstration of Reliable Triple-Level-Cell (TLC) Phase-Change Memory“ von M. Stanisavljevic, H. Pozidis, A. Athmanathan, N. Papandreou, T. Mittelholzer, and E. Eleftheriou erscheint im Tagungsbericht des IEEE International Memory Workshop, Paris, France, May 16-18, 2016.

Press contact

Chris Sciacca
Media Relations
IBM Research - Zurich
Tel +41 44 724 84 43

Share/Bookmark
[an error occurred while processing this directive]
[an error occurred while processing this directive]